

МАРКОВСЬКИЙ О.П.,
ТЕРЕЩЕНКО С.Ю.,
ФЕДОРЕЧКО О.І.

МЕТОД ВИПРАВЛЕННЯ ТРЬОХКРАТНИХ ПОМИЛОК ПЕРЕДАЧІ ДАНИХ В ДВІЙКОВИХ СИМЕТРИЧНИХ КАНАЛАХ

В статті пропонується метод корекції трьохкратних помилок в двійкових симетричних каналах передачі даних. Метод базується на використанні логічних зважених контрольних сум. Детально описані процедури формування контрольного коду та корекції одно-, двократних і трьохкратних помилок. Наведено числові приклади. Проведено теоретичне та експериментальне оцінювання часу корекції для запропонованого методу. Показано, що головною перевагою запропонованого методу є те, що час потрібний для корекції помилок не залежить від довжини блоку даних і те, що цей час суттєво менший в порівнянні з відомими методами виправлення багатократних помилок.

This paper investigates a simple and effective method for correction of triple errors that occur during data transmission in binary symmetric channel is proposed. The method is based on logical weighted checksum. The proposed procedure for control code forming and correction of single, double and triple data transmission errors are described in details. A numerical example for procedure are given. The theoretical and experimental estimation of error correction time for proposed method are presented. It has been shown that main advantage of proposed method is that errors correction time is not depend of data transmission block length and is significantly less in compare to known multiple errors correction methods.

Вступ

Вдосконалення технологій передачі даних є одним з найважливіших чинників поглиблення глобального процесу інформаційної інтеграції. Разом з тим, традиційно, передача даних є одним з найбільш критичних, з точки зору надійності, процесів обробки інформації в комп'ютерних системах. Інтенсивність виникнення помилок при передачі даних на декілька порядків вища в порівнянні з обчисленнями на процесорних вузлах комп'ютерних систем. Тому однією з вузлових проблем розвитку комп'ютерних технологій є забезпечення високої надійності передачі даних в комп'ютерних системах, в тому числі, в лініях, теоретичною моделлю яких є двійковий симетричний канал.

В сучасних системах комп'ютерної обробки даних домінуючу роль в процесах обміну інформацією між компонентами відіграють саме послідовні інтерфейси, які забезпечують вищу швидкість та суттєво більшу дальність передачі даних між компонентами обчислювальних систем в порівнянні з паралельними лініями. Теоретичною моделлю більшості послідовних інтерфейсів компонентів комп'ютерних систем є двійковий симетричний канал.

В останнє десятиліття проблема забезпечення ефективного контролю та корекції помилок передачі даних стає ще більш важливою. З одного боку, це пов'язано, з динамічним розвит-

ком розподілених комп'ютерних систем, для яких процеси обміну даними відіграють домінуючу роль. З іншого, дієвим чинником протягом останнього десятиліття значно зросли об'єми та швидкість передачі даних. Ці процеси супроводжуються рядом чинників, що негативно впливають на надійність передачі цифрових даних. Зокрема, зменшення часових інтервалів між сигналами мають наслідком зростання числа помилок, які викликані явищами міжсигнальної інтерференції. Зростання інтенсивності зовнішніх електромагнітних полів, зумовлене динамічним розширенням використання ефірних, бездротових технологій передачі має наслідком зростання помилок, викликаних зовнішніми завадами.

Важливим аспектом вдосконалення технологій передачі даних між компонентами комп'ютерних систем є проблема ефективного виправлення виявлених помилок. Повторна передача блоку в тисячі біт при виявленні одного спотвореного біту стає всі менш ефективною з огляду на стійку тенденцію до зростання довжини блоку. Тому актуальним є пошук можливостей для підвищення ефективності процесу корекції помилок.

Наведені фактори диктують необхідність вдосконалення засобів контролю та корекції помилок, адекватного прогресу технологій передачі інформації.

Разом з тим, триває процес розширення використання розподілених комп'ютерних систем в усіх сферах людської діяльності, включаючи і ті, що пов'язані з техногенним ризиком. Це потребує високої надійності всіх компонент обчислювальних систем, включаючи засоби передачі даних.

Наведене визначає необхідність підвищення ефективності засобів виявлення і виправлення помилок. Досягнутий в останні роки прогрес в галузі інтегральної технології відкриває нові можливості для вдосконалення засобів контролю та корекції помилок в лініях передачі даних.

Таким чином, проблема підвищення ефективності виявлення та виправлення помилок передачі даних в лініях, теоретичною моделлю яких є двійковий симетричний канал з огляду на особливості сучасного етапу розвитку інформаційних технологій є актуальною та важливою для практики.

Аналіз існуючих методів корекції помилок передачі даних

Більшість ліній обміну даними комп'ютерних систем можна розглядати як низькочастотні канали з імпульсно-кодовою модуляцією двійкових кодів. З точки зору характеру виникнення помилок, теоретичною моделлю таких ліній є двійковий симетричний канал.

Виходячи з теоретичної моделі двійкового симетричного каналу помилки передачі даних в таких лініях можна розглядати як незалежні одна від одної, а кількість помилок, що виникає при передачі блоку даних підпорядкована біноміальному закону розподілу [1].

Основними причинами виникнення помилок є зовнішні завади та міжсигнальна інтерференція [2]. Відповідно, виникаючі помилки мають характер бітових спотворень, причому кількість помилок, в цілому, підпорядкована біноміальному закону розподілу. Фактично це означає, що домінуючим типом помилок є спотворення одного біту. Значно рідше трапляються двократні помилки і ще рідше - трьохкратні. Однак, приймаючи до уваги зростання об'ємів даних, що нині становлять мільйони байтів, ймовірність появи трьохкратної помилки є цілком реальною.

Для забезпечення високої надійності передачі даних в лініях обміну даних комп'ютерних систем, теоретичною моделлю яких є двійковий

симетричний канал до теперішнього часу розроблено широкий арсенал засобів [1-5].

Для широкого класу сучасних комп'ютерних систем, що працюють в реальному часі, ключовою характеристикою є час, потрібний для виконання операції корекції помилок. З іншого боку, значимість об'єму контрольної інформації в сучасних умовах динамічного зростання швидкості передачі падає [1].

Традиційними для корекції помилок передачі даних є дві технології

- технологія прямого виправлення помилок (*FEC-forward error correction*) за рахунок використання корегуючих кодів, які дозволяють прямо виправити обмежену кількість помилок передачі даних за рахунок контрольних кодів, що передаються разом з блоком;

- технологія автоматичного повтору передачі в разі виявлення помилок (*ARQ-Automatic Repeat Request*).

Перевагою *ARQ*-технології є менша кількість контрольних розрядів та простота виявлення помилки. Основним недоліком є суттєві затримки при повторній передачі блоку даних. З огляду на специфіку комп'ютерних систем, що працюють в реальному часі, вказаний недолік є доволі суттєвим. Причому, вважаючи на стійку тенденцію до збільшення розмірів блоків значимість вказаного недоліку зростає.

З корегуючими кодами, що орієнтовані на виправлення бітових спотворень найбільш відомими є коди Хемінга [3] та БЧХ [4], а також коди на основі зважених сум [5]. Коди Хемінга доволі просто корегують однократні помилки. Значно складніше виконується корегування двократної помилки. Фактично, для локалізації позицій в блокі спотворених бітів потрібно розв'язувати систему нелінійних рівнянь на полях Галуа. Технологічно розв'язання такої системи рівнянь виконується шляхом перебору, об'єм якого пропорційний n^2 , де n - довжина блоку. Перевагою застосування кодів Хемінга при корекції двократної помилки є те, що вони потребують мінімальної кількості контрольних розрядів - $2 \cdot \log_2 n$.

Більш досконалими з точки зору часу корекції пари помилок є коди БЧХ, подальшим розвитком яких є коди Ріда-Соломона. Як і коди Хемінга, в основі цих корегуючих кодів лежить використання арифметики полів Галуа. Для корекції двократних помилок ці коди використовують більше контрольних розрядів - $4 \cdot \log_2 n$. Це дає змогу зменшити об'єм перебору до n для локалізації позицій спотворених бітів.

Проте використання перебору за умови тенденції зростання довжини блоку до 1-2 Кбайтів робить використання кодів Хемінга і БЧХ для корекції помилок обміну даних в системах реального часу неефективним. Крім того, архітектура та система команд сучасних мікроконтролерів не пристосовані для виконання операцій в арифметиці полів Галуа.

Одним з найбільш простих і ефективних методів корекції однократних помилок передачі даних є зважені контрольні суми [4]. Якщо позначити біти блоку B , що передається, як b_1, b_2, \dots, b_m , то зважена контрольна сума S обчислюється як сума за модулем 2 добутків бітів блоку на їх ваговий коефіцієнт, в якості якого виступає їх порядковий номер (починаючи з одиниці) в блоці:

$$S = \bigoplus_{j=1}^m b_j \cdot j \quad (1)$$

Оскільки розрядність номеру j дорівнює $\lceil \log_2(m+1) \rceil$, то кількість η контрольних розрядів також становить дорівнює $\eta = \lceil \log_2(m+1) \rceil$. Зважена контрольна сума обчислюється на передавачеві (позначається як S), а також на стороні приймача по реальному прийнятому блоку $B' = \{b'_1, b'_2, \dots, b'_m\}$. Обчислена на боці приймача зважена контрольна сума починається як S' . На стороні приймача обчислюється також різниця Δ_0 зважених контрольних сум передавача та приймача, як сума за модулем 2 відповідних кодів:

$$\begin{aligned} \Delta_0 &= S \oplus S' = \bigoplus_{j=1}^m b_j \cdot j \oplus \bigoplus_{j=1}^m b'_j \cdot j = \\ &= \bigoplus_{j=1}^m (b_j \oplus b'_j) \cdot j \end{aligned} \quad (2)$$

Очевидно, що при виникненні однократної помилки передачі q -го біту, $q \in \{1, \dots, m\}$, $\Delta_0 = q$, тобто однозначно локалізує біт, що було передано з помилкою.

Проте існуючі варіанти зважених контрольних сум не дозволяють виправляти багатократні помилки.

Таким чином, існуючі корегуючі коди не забезпечують ефективної корекції трьохкратних помилок обміну даними в сучасних комп'ютерних системах управління об'єктами та процесами в реальному часі.

Ціллю роботи є створення методу корекції одно-, двох та трьохкратних помилок передачі даних, який забезпечує високу швидкість локалізації спотворених бітів без використання перебору і орієнтований на використання простих

логічних операцій, що можуть бути ефективно реалізовані апаратними засобами.

Метод корекції трьохкратних помилок

Якщо поставити за мету корегування більш, ніж одного біту, то потрібно визначити позиції спотворених при передачі бітів.

Зокрема, якщо поставити на меті гарантоване корегування 3-кратних помилок, то задача зводиться до визначення порядкових номерів q , p , g цих бітів. Для визначеності можна вважати, що $q < p < g$. Визначення чисельних значень q , p та g може бути виконано в результаті розв'язання системи рівнянь:

$$\begin{cases} F_1(q, p, g) = 0 \\ F_2(q, p, g) = 0 \\ F_3(q, p, g) = 0 \end{cases} \quad (3)$$

де F_1 , F_2 та F_3 - деякі функції.

У найпростішому випадку функції F_1 , F_2 , F_3 є лінійними. Тоді розв'язання системи (3) може бути виконане аналітично за час, що не залежить від довжини m блоку даних.

Очевидно, що для того, аби розв'язання системи (3) було успішним, кожен із невідомих компонентів q , p і g має входити хоча б до однієї із функцій F_1 , F_2 , F_3 . Також, лінійні рівняння, що утворюють систему (3) мають бути лінійно-незалежними.

Для гарантованої корекції 3-кратної помилки пропонується наступний метод формування системи (3). В якості першого рівняння пропонується використати рівняння (2) – різницю зважених контрольних сум приймача і передавача. Наступні η рівнянь пропонується формувати таким чином. Номер j будь якого з бітів блоку може бути представлено у двійковій системі в наступному вигляді: $j = j_1 + 2j_2 + 4j_3 + 2^{n-1}j_n$.

Кожне i -те рівняння ($i=1, \dots, \eta$) формується як різниця суми за модулем 2 таких номерів одиничних бітів блоку передавача, у яких значення i -го двійкового розряду дорівнює одиниці і суми за модулем 2 таких само номерів одиничних бітів прийнятого блоку:

$$\begin{aligned} \Delta_i &= \bigoplus_{j=1, j_i=1}^m b_j \cdot j \oplus \bigoplus_{j=1, j_i=1}^m b'_j \cdot j = \\ &= \bigoplus_{j=1, j_i=1}^m (b_j \oplus b'_j) \cdot j \end{aligned} \quad (4)$$

Оскільки тільки q, p, g - позиції спотворених бітів, то $b_q \oplus b'_q = 1$, $b_p \oplus b'_p = 1$ та $b_g \oplus b'_g = 1$, то перше рівняння матиме вигляд:

$$q \oplus p \oplus g = \Delta_0 \quad (5)$$

Інші η рівнянь матимуть вигляд:

$$\forall i=1,..,\eta : \Delta_i = q_i \cdot q \oplus p_i \cdot p \oplus g_i \cdot g \quad (6)$$

де q_i, p_i, g_i – значення i -го розряду відповідно кодів q, p та g .

З отриманої таким чином системи рівнянь виключаються лінійно залежні, в результаті чого отримується система з 3-х лінійних рівнянь, яка може бути розв'язана відомими способами.

Наприклад, коли $m=15$ і, відповідно, $\eta=4$, можна допустити, що в результаті виникнення 3-кратної помилки спотворені біти будуть з номерами $g=3, p=7, q=15$. Відповідно, значення двійкових розрядів q дорівнюють: $q_1=1, q_2=1, q_3=1$ та $q_4=1$. Значення двійкових розрядів p дорівнюють: $p_1=1, p_2=1, p_3=1$ та $p_4=0$; значення двійкових розрядів g дорівнюють: $g_1=1, g_2=1, g_3=0$ та $g_4=0$.

З урахуванням цього система з 5-ти рівнянь матиме такий вигляд:

$$\begin{cases} q \oplus p \oplus g = \Delta_0 = 11 \\ q \oplus p \oplus g = \Delta_1 = 11 \\ q \oplus p \oplus g = \Delta_2 = 11 \\ q \oplus p = \Delta_3 = 8 \\ q = \Delta_4 = 15 \end{cases} \quad (7)$$

Три перших рівняння системи (7) є ідентичними, тобто два з них можуть бути вилучені так, що в результаті залишиться ортогональна система лінійних рівнянь, розв'язання якої однозначно визначає позиції спотворених при передачі бітів блоку даних.

$$\begin{cases} q \oplus p \oplus g = \Delta_0 = 11 \\ q \oplus p = \Delta_3 = 8 \\ q = \Delta_4 = 15 \end{cases} \quad (8)$$

де q_i, p_i, g_i – значення i -го розряду відповідно кодів q, p та g .

Покажемо, що завжди існує можливість відлення з $\eta+1$ рівнянь, що формуються, описаним вище способом, трьох лінійно-незалежних, які однозначно визначають значення q, p і g .

Для локалізації 3-х помилок шляхом визначення їх позицій q, p і g в блокі, має існувати така пара розрядів l і r , що три вектори $<1, 1, 1>, <q_l, p_l, g_l>, <q_r, p_r, g_r>$ є лінійно незалежними. Вказана умова виконується, якщо всі компоненти векторів $<q_l, p_l, g_l>$ і $<q_r, p_r, g_r>$ не дорівнюють нулю, не дорівнюють одне одному, а також якщо їх сума за модулем 2 не дорівнює $<1, 1, 1>$.

Якщо вважати, що $q > p > g$, то обов'язково існує одна з двох ситуацій:

1) Існує розряд l такий, що $q_l=1, p_l=1, g_l=0$ і розряд $r < l$ такий, що $q_r=1, p_r=0$. Очевидно, що для трьох векторів $<1, 1, 1>, <1, 1, 0>, <1, 0, x>$ (де x – невизначене значення) виконуються умови лінійної незалежності.

2) Існує розряд l такий, що $q_l=1, p_l=0, g_l=0$ і розряд $r < l$ такий, що $p_r=1, g_r=0$. Для трійки векторів $<1, 1, 1>, <1, 0, 0>, <x, 1, 0>$, що утворюються в цій ситуації також повністю виконуються вказані вище умови лінійної незалежності.

Таким чином при формуванні рівнянь у вигляді (6) система (3) завжди матиме три лінійно-незалежні рівняння, які однозначно дозволяють визначити численні значення позицій q, p, g спотворених при передачі бітів блоку. Розроблена технологія корекції багатократних помилок передачі даних включає в себе визначення їх кратності та безпосередньо процедуру виправлення.

Якщо всі різниці контрольних кодів передавача та приймача дорівнюють нулю, тобто якщо $\forall i \in \{0,..,\eta\} : \Delta_i = 0$, то вважається, що помилки відсутні.

Якщо всі різниці контрольних кодів приймають лише два значення, тобто $\forall i \in \{0,..,\eta\} : \Delta_i \in \{0, q\}$, а $\Delta_0 = q$, причому нульові компоненти Δ_i відповідають нульовим розрядам двійкового коду q : якщо $\Delta_i = 0$, то $q_i = 0$, якщо $\Delta_i = q$, то $q_i = 1$, то така ситуація класифікується як однократна помилка. Позиція спотвореного при цьому біту визначається значенням q . Відповідно, корекція такої помилки зводиться до інвертування q -го біту даних.

При виникненні двох помилок на позиціях p і q різниця $\Delta_0 = q \oplus p$. Всі інші різниці контрольних кодів приймача і передавача приймають одне з 4-х значень: $p \oplus q, p, q$ та 0: $\forall i \in \{0,..,\eta\} : \Delta_i \in \{p \oplus q, p, q, 0\}$. При цьому обов'язково існуватиме різниця $\Delta_u \neq 0; \Delta_u \neq \Delta_0, u \in \{1,..,\eta\}$ така, що визначатиме позицію q в блокі однієї з помилок: $\Delta_u = q$, причому для всіх $v: u < v \leq \eta: \Delta_v \in \{\Delta_0, 0\}$. Ідентифікація наявності саме 2-х помилок може бути виконана таким чином:

Визначається код $q = \Delta_u$ (де Δ_u – старший з ненульових кодів, що не дорівнює Δ_0). Для всіх $i=1,..,\eta$ проводиться перевірка: i -тий розряд коду q має дорівнювати одиниці. Аналогічно i -тий розряд Δ_0 має дорівнювати одиниці. Якщо $\Delta_i, \forall i \in \{0,..,\eta\}$ приймають три значення: Δ_0, Δ_u

та 0, то такої перевірки достатньо, щоб однозначно наявність двох помилок. Якщо Δ_i , $\forall i \in \{0 \dots \eta\}$ приймають чотири значення: Δ_0 , Δ_u , 0 та Δ_y то слід додатково перевірити, що у-ті розряди коду $q = \Delta_u$ дорівнюють нулю.

Виправлення 2-кратної помилки виконується в такому порядку: позиція другого зі спотворених при передачі бітів блоку - q дорівнює коду Δ_u - старшому з ненульових кодів, що не дорівнює Δ_0 . Позиція p первого пошкодженого при передачі біту визначається як сума за модулем два: $p = \Delta_0 \oplus \Delta_u$.

При виникненні трьох помилок передачі блоку в позиціях q, p та g , причому $q > p > g$, різниці контрольних кодів передавача та приймача можуть приймати від 4-х до 8-ми значень з множини: 0, $q \oplus p \oplus g$, $p \oplus g$, $q \oplus g$, $q \oplus p$, q , p , g , 0.

Як було показано вище, в силу нерівностей $q > p > g$, обов'язково реалізується одна з двох ситуацій:

- Існує розряд l такий, що $q_l = 1$, $p_l = 1$, $g_l = 0$ і розряд $r < l$ такий, що $q_r = 1$, $p_r = 0$.

- Існує розряд l такий, що $q_l = 1$, $p_l = 0$, $g_l = 0$ і розряд $r < l$ такий, що $p_r = 1$, $g_r = 0$.

Фактично, перша ситуація означає, що існує $\Delta_l = q \oplus p$, причому для всіх v більших від l значення різниці Δ_v дорівнює або Δ_0 (v -тий розряд всіх трьох чисел q, p і g дорівнює одиниці) або 0 (v -тий розряд всіх трьох чисел q, p і g дорівнює нулю) : $l < v \leq \eta$: $\Delta_v \in \{\Delta_0, 0\}$. Це дозволяє доволі просто виявити значення l . Чисельне значення g визначається як $g = \Delta_l \oplus \Delta_0$. Для різниць Δ_u що лежать між Δ_l та Δ_r : $r < u < l$ відповідні розряди q та p приймають однакові одиночні значення. Це означає, що Δ_u може приймати лише три значення: $\Delta_0 = q \oplus p \oplus g$ (u -ті розряди всіх трьох чисел q, p і g дорівнюють одиниці), $\Delta_l = q \oplus p$ (u -ті розряди чисел q і p дорівнюють одиниці, а u -тій розряд g дорівнює нулю), 0 (u -ті розряди всіх трьох чисел q, p і g дорівнюють нулю): $r < u < l$: $\Delta_u \in \{\Delta_0, \Delta_l, \Delta_0 \oplus \Delta_l, 0\}$. Це дозволяє доволі просто виявити значення r . Як зазначалось вище, можливими є два значення Δ_r : $\Delta_r = p$ і $\Delta_r = q \oplus p$. Якщо r -тий розряд q дорівнює нулю, то $\Delta_r = p$ інакше $\Delta_r = q \oplus p$. В першому випадку значення g визначається як: $g = \Delta_0 \oplus \Delta_l \oplus \Delta_r$. В другому випадку значення p визначається як $p = \Delta_r \oplus \Delta_l$, а значення g обчислюється як $g = \Delta_0 \oplus \Delta_r$.

Таким чином, запропонований спосіб корекції помилок передачі даних передбачає наступну послідовність виявлення позицій спотворених при передачі бітів блоку.

- 1) Номер j поточної різниці контрольних кодів приймача та передавача встановити в η : $j = \eta$.
- 2) Якщо $\Delta_j = \Delta_0$ або $\Delta_j = 0$ зменшити на одиницю значення j : $j = j - 1$ і повернутися на п.2.
- 3) Якщо j -тий розряд Δ_j дорівнює одиниці, то має місце друга ситуація і виконується перехід на п.8 алгоритму.
- 4) Позиція g первого з пошкоджених при передачі блоку бітів визначається як сума: $g = \Delta_l \oplus \Delta_0$. Фіксується значення l : $l = j$.
- 5) Виконується декремент j : $j = j - 1$. Якщо $\Delta_j \in \{\Delta_0, \Delta_l, 0\}$, то перехід на повторне виконання п.5 алгоритму.
- 6) Якщо $\Delta_j \neq \Delta_0$, $\Delta_j \neq \Delta_l$, $\Delta_j \neq 0$, то аналізується j -тий розряд визначеного в п.4 коду g : в разі якщо j -тий розряд g дорівнює нулю, то перехід на п.7., інакше значення позиції q визначається як $q = \Delta_0 \oplus \Delta_l \oplus \Delta_j$, а значення позиції p визначається як сума $p = \Delta_0 \oplus \Delta_j$. Кінець.
- 7) Позиція q останнього з пошкоджених при передачі бітів дорівнює Δ_j : $q = \Delta_j$, а позиція тре-

Друга ситуація полягає в тому, що існує $\Delta_l = q$, причому для всіх v більших від l значення різниці Δ_v дорівнює або Δ_0 (v -тий розряд всіх

того пошкодженого біту обчислюється як су-
ма: $p = \Delta_l \oplus \Delta_j$. Кінець.

8) Позиція q останнього зі спотворених при передачі блоку бітів визначається як сума: $q = \Delta_j$. Фіксується значення l : $l=j$.

9) Виконується декремент j : $j=j-1$. Якщо $\Delta_j \in \{\Delta_0, \Delta_l, \Delta_0 \oplus \Delta_l, 0\}$, то перехід на повторне виконання п.9 алгоритму.

10) Якщо $\Delta_j \neq \Delta_0$, $\Delta_j \neq \Delta_l$, $\Delta_j \neq \Delta_0 \oplus \Delta_l$, $\Delta_j \neq 0$, то аналізується j -тий розряд визначеного в п.8 коду q : якщо j -тий розряд q дорівнює нулю, то перехід на п.11., інакше значення позиції p визначається як $p = \Delta_j \oplus \Delta_l$, а значення позиції g обчислюється як сума $g = \Delta_0 \oplus \Delta_j$. Кінець.

11) Позиція p середнього з пошкоджених при передачі бітів дорівнює Δ_j : $p = \Delta_j$, а позиція g першого пошкодженого біту обчислюється як сума: $g = \Delta_0 \oplus \Delta_l \oplus \Delta_j$. Кінець.

Описаний алгоритм визначення позицій спотворених при передачі бітів блоку даних може бути ілюстровано наступним прикладом корекції 3-кратних помилок при передачі 15-бітового блоку $B = \{1, 0, 1, 0, 0, 0, 0, 1, 0, 1, 1, 0, 0, 0, 0\}$, $m=15$, а $\eta=4$. Відповідно, на боці передавача контрольні коди обчислюються у наступному вигляді: $S_0 = 1 \oplus 3 \oplus 8 \oplus 10 \oplus 11 \oplus 12 = 7$; $S_1 = 1 \oplus 3 \oplus 11 = 9$; $S_2 = 3 \oplus 10 \oplus 11 = 2$; $S_3 = 12$; $S_4 = 8 \oplus 10 \oplus 11 \oplus 12 = 5$. Якщо припустити, що при передачі пошкоджено 8-й, 9-й та 14-й біти блоку ($q = 14$, $p = 9$ та $g = 8$), то на стороні приймача блок B' даних матиме такий вигляд $B' = \{1, 0, 1, 0, 0, 0, 0, \mathbf{0}, 1, 1, 1, 0, 1, 0\}$. Відповідно, контрольні коди на боці приймача обчислюються у такому вигляді: $S'_0 = 1 \oplus 3 \oplus 9 \oplus 10 \oplus 11 \oplus 12 \oplus 14 = 8$; $S'_1 = 1 \oplus 3 \oplus 9 \oplus 11 = 0$; $S'_2 = 3 \oplus 10 \oplus 11 \oplus 14 = 12$; $S'_3 = 12 \oplus 14 = 2$; $S'_4 = 9 \oplus 10 \oplus 11 \oplus 12 \oplus 14 = 10$. Обчислені приймачем різниці його контрольних кодів з прийнятими від передавача мають такий вигляд: $\Delta_0 = S_0 \oplus S'_0 = 7 \oplus 8 = 15$; $\Delta_1 = S_1 \oplus S'_1 = 9 \oplus 0 = 9$; $\Delta_2 = S_2 \oplus S'_2 = 2 \oplus 12 = 14$; $\Delta_3 = S_3 \oplus S'_3 = 12 \oplus 2 = 14$; $\Delta_4 = S_4 \oplus S'_4 = 5 \oplus 10 = 15$;

Згідно з викладеним вище алгориттом локалізації помилково переданих бітів блоку, номер j поточної різниці контрольних кодів приймача та передавача встановлюється в $\eta=4$: $j=4$. Оскільки $\Delta_4 = 15 = \Delta_0$, то значення j згідно в п.2 зменшується на одиницю: $j=3$. Відповідне значення $\Delta_3 = 14 \neq \Delta_0$. У відповідності до п.3 алгоритму аналізується 3-й біт $\Delta_3 = 14 = 1110_2$: він

дорівнює одиниці. Це означає, що має місце друга ситуація - тобто $q = \Delta_3 = 14$. У відповідності з п.8 фіксується значення $l=j=3$. Далі, згідно п.9 виконується декремент $j : j = 3-1=2$. Відповідне значення $\Delta_2 = 14$ порівнюється з чотирма кодами: $\Delta_0 = 15$, $\Delta_3 = 14$, та $\Delta_0 \oplus \Delta_3 = 15 \oplus 14 = 1$ та 0. Оскільки $\Delta_2 = \Delta_3 = 14$, то п.9 алгоритму виконується повторно: декрементується значення $j : j = 2-1=1$. Відповідна різниця $\Delta_1 = 9$ не дорівнює ні одному з кодів: $\Delta_0 = 15$, $\Delta_3 = 14$, $\Delta_0 \oplus \Delta_3 = 15 \oplus 14 = 1$ та 0. Тому, у відповідності з п.10 алгоритму, аналізується значення першого розряду визначеного в п.8 числа $q = 1110$. Оскільки цей розряд дорівнює нулю, то реалізується перехід на п.11 алгоритму, у відповідності з яким значення p визначається як $p = \Delta_1 = 9$. Значення g обчислюється у вигляді суми: $g = \Delta_0 \oplus \Delta_3 \oplus \Delta_1 = 15 \oplus 14 \oplus 9 = 8$. Таким чином, для наведено прикладу визначено позиції спотворених при передачі трьох бітів: $q = 14$, $p = 9$, $g = 8$. Виправлення вказаних бітів виконується шляхом їх інвертування в прийнятому блоці даних.

Аналіз ефективності

Основною перевагою запропонованого методу корекції 3-кратних помилок в порівнянні з відомими є прискорення та спрощення процедури корекції в порівнянні з відомими методами. З викладеної в попередньому розділі запропонованої методики корекції трьохкратних помилок слідує, що вона передбачає послідовний перебір різниць контрольних кодів передача та приймача, кількість яких не перевищує $\log_2 m$. При цьому середнє значення кількості різниць становить $0.75 \cdot \log_2 m$. На кожному кроці аналізу виконується одна операція порівняння та логічного додавання. Таким чином, оцінкою складності операції корекції є $O(0.75 \cdot \log_2 m)$. При цьому використовуються прості логічні операції, що можуть бути просто реалізовані відповідними апаратними засобами.

Відомі методи корекції багатократних помилок, зокрема лінійні та циклічні коди і їх модифікації передбачають для локалізації помилок послідовну процедуру аналізу всіх бітів блоку. Зокрема, модифікації коду Хемінга [2] для корекції трьохкратних помилок прямо передбачає перебір всіх можливих позицій трансформованих при передачі бітів. Очевидно, що об'єм такого перебору пропорційний m^3 , причому, для кожного з можливих значень позицій спотворених бітів виконуються операції мно-

ження та ділення, тобто виконується об'єм обчислень, складність яких значно перевищує операції логічного додавання за модулем 2, що використовуються в запропонованому методі.

При використанні циклічних кодів для локалізації 3-кардних помилок передачі даних потрібно виконувати обчислення синдрому помилки для кожного з m бітів блоку. Обчислення синдрому передбачає 3 операції множення η -розрядних чисел та 3 операції додавання за модулем 2. Вважаючи, що складність операції множення приблизно в η раз більша за складність операції додавання, коректно вважати, що складність обчислення синдрому при використанні циклічних кодів $O(3 \cdot \eta)$. Таким чином, загальна складність операції локалізації 3-кратних помилок при використанні циклічних кодів може бути оцінена як $O(3 \cdot \eta \cdot m)$ або $O(3 \cdot m \cdot \log_2 m)$.

Виходячи з наведеного аналізу можна дійти до висновку, що запропонований метод корекції помилок, кратність яких не перевищує трьох забезпечує зменшення обчислювальної складності локалізації помилок в порівнянні з відомими методами не менше ніж у $3 \cdot m$ раз. Вважаючи, що розмір блоків обміну між компонентами комп’ютерних систем становить 128-1024 байтів, виграш у часу корекції становить суттєву величину.

Досягнутий суттєвий виграш у часі виправлення помилок значною мірою зумовлений тим, що запропонований метод використовує суттєво більшу кількість контрольної інформації. Кількість k контрольних розрядів, які передаються з блоком даних визначається формулою:

$$k = \eta \cdot (1 + \eta) = \lceil \log_2 m \rceil \cdot (1 + \lceil \log_2 m \rceil) \quad (9)$$

Неважко показати, що в порівнянні з відомими методами корекції багатократних помилок, зокрема корегуючими кодами Хемінга та БЧХ, запропонований метод потребує більшої кількості контрольних розрядів. Проте у сучасних умовах зростання швидкості передачі даних між компонентами комп’ютерних систем, яка сягає десятки і сотні Мегабіт за секунду, значимість передачі додаткових контрольних бітів не є суттєвою в порівнянні зі значним виграшем у часі корекції помилок.

Важливий для практики чинник ефективності розробленого методу полягає у тому, що в його рамках може бути здійснена з доволі великою ймовірністю корекція помилок кратністю більше 3-х. При цьому, принципова можливість корекції h -кратної помилки, що виникає при

передачі m -бітового блоку виникає лише за умови, що $h < \log_2 m$. Ймовірність можливості корекції багатократних помилок, кратністю більше за три зростає зі збільшенням довжини блоку. Зокрема, ймовірність ρ_4 того, що 4-кратна помилка не може бути виправлена з використанні запропонованого методу при $m > 15$ визначається формулою:

$$\rho_4 = \frac{\log_2^2 m}{8 \cdot m^3} \quad (10)$$

Наприклад, ймовірність ρ_4 того, що 4-кратна помилка не може бути виправлена для $m=1024$ становить 10^{-9} : $\rho_4=10^{-9}$. Аналогічно, можна показати, що 5-ти кратна помилка для блоків такої довжини виправляється зі ймовірністю 0.9999.

Вважаючи на те, що відомі корегуючі коди мають жорстко обмежену кількість помилок, що можуть бути виправлені, запропонований метод, гарантуючи виправлення 3-кратних помилок, має значно більшу корегуючу здатність, дозволяючи виправляти значну частину помилок більшої кратності.

Проведені експериментальні дослідження показали, що використання запропонованого методу при довжині блоку в 1024 байтів дозволяє прискорити процес корекції трьохкратних помилок приблизно на чотири порядки в порівнянні з БЧХ-кодами. При цьому досліджувалась програмна модель: вважаючи на значно простіші операції, що використовуються в запропонованому методі, при апаратній реалізації, виграш у часі корекції буде суттєво більшим.

Зрозуміло, що таке суттєве підвищення швидкості корекції помилок обміну даних між компонентами комп’ютерних систем управління дозволяє відповідним чином скоротити максимальний час реакції цих систем на зміну стану об’єкту управління.

Висновки

В результаті проведених досліджень запропоновано простий метод корекції помилок передачі даних, який гарантовано виправляє всі помилки передачі даних, кратність яких не перевищує трьох та з великою ймовірністю корегує помилки більшої кратності за умови, що вона не перевищує $\log_2 m$. Метод дозволяє підвищити кратність та швидкість корекції помилок при обміні даними між компонентами

комп'ютерних систем по лініях з кодово-імпульсною модуляцією.

Локалізація позицій спотворених при передачі бітів блоку в запропонованому методі зводиться до розв'язання системи лінійних булевих рівнянь, що, разом з використанням простих логічних операцій зумовлює його ефективну апаратну реалізацію. Таким чином, метод, на відміну від аналогічних модифікацій коду Хемінга та БЧХ, для розв'язання системи рівнянь не використовує перебір, що забезпечує

виграні в часу корекції, пропорційний довжині блоку даних. Суттєве прискорення реалізації операцій корекції помилок та підвищення корегуючої здатності в порівнянні з відомими методами досягнуто за рахунок збільшення кількості контрольних розрядів, що для сучасних високошвидкісних каналів обміну даними не є критичним.

Метод орієнтовано для використання в комп'ютеризованих системах управління, що працюють у реальному часі.

Список посилань

1. Klove T. Error Detecting Codes: General Theory and Their Application in Feedback Communication Systems / T. Klove, V. Korzhik. - Norwell, MA: Kluwer, 1995. – 433 p.
2. Хемминг Р.В. Теория кодирования и теория информации / Р.В.Хемминг.; пер.с англ. С.И.Гельдфанда.- М.:Радио и связь, 1983.- 176 с.
3. Морелос-Сарагоса Р. Искусство помехоустойчивого кодирования. Методы, алгоритмы, применение / Р. Морелос-Сарагоса.- М.: Техносфера, 2005.- 319 с.
4. Федоречко О.І. Метод виправлення двократних помилок передачі даних в комп'ютерних системах управління реального часу. // Вісник Національного технічного університету України "КПІ" Інформатика, управління та обчислювальна техніка, – Київ: ВЕК+ – 2012 – № 56. с.155-159.
5. Самофалов К.Г. Обнаружение и исправление ошибок передачи данных с использованием взвешенных контрольных сумм / К.Г. Самофалов, А.П. Марковский, Мулки Яссин Ахмед Ал Бадайнех. // Проблеми інформатизації та управління. Збірник наукових праць.- 2008.- Випуск 3(14).-С.121-128.