Організація багаторівневої пам’яті в реконфігурованих обчислюваль- них системах
Анотація
Запропоновані засоби організації багаторівневої пам’яті реконфігурованої обчислювальної системи, для
підтримки розкладу зберігання конфігурацій апаратних задач на локальному рівні обчислювального моду-
ля, зменшуючи накладні витрати реконфігурації і вирішуючи проблему обмеженості внутрішньої пам’яті
ПЛІС.
Посилання
El-Araby E. Exploiting Partial Runtime Reconfiguration for High-Performance Reconfigurable Computing /
E. El-Araby, I. Gonzalez, T. El-Ghazawi // ACM Transactions on Reconfigurable Technology and Systems
(TRETS). - USA, NY, New York, АСМ, 2009. – Vol. 1, Issue 4, Article № 21.
Huang M. Reconfiguration and Communication-Aware Task Scheduling for High-Performance Reconfigurable
Computing / M. Huang, V.K. Narayana, H. Simmler, O. Serres, T. El-Ghazawi // Transactions on Reconfigurable
Technology and Systems (TRETS). – USA, NY, New York, ACM, 2010. – Vol. 3, Issue 4, Article № 20.
Bassiri M.M. Mitigating Reconfiguration Overhead In On-Line Task Scheduling For Reconfigurable Computing
Systems / M.M. Bassiri, S.H. Shahriar // Proceeding of 2nd International Conference on Computer Engineering
and Technology (ICCET), (Chengdu, 16-18 April 2010). – IEEE, 2010. – Vol. 4. – P. V4-397. – V4-402.
Клименко І.А. Класифікація реконфігурованих обчислювальних систем / І.А. Клименко,
М.В. Рудницький // Вісник Вінницького політехнічного інституту. – Вінниця: ВНТУ, 2014. - №5 (116). –
С. 120 – 128.
Danne K. Periodic Real-Time Scheduling for FPGA Computers / K. Danne, M. Platzner // Published in Third
International Workshop on Intelligent Solutions in Embedded Systems (Germany, Hamburg, 2005). – IEEE,
– P. 117 – 127.
Panella A. A Design Workflow for Dynamically Reconfigurable Multi-FPGA Systems / A. Panella, F.
Redaelli, F. Cancare, D. Sciuto // Published in 18th IEEE/IFIP VLSI System on Chip Conference (VLSI-SoC),
(Spain, Madrid, 27-29 Sept. 2010). – IEEE, 2010. – P. 114 – 119.
What’s New in Xilinx ISE Design Suite 12 [Електронний ресурс]. – Xilinx, 2014. – Режим доступу:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_3/whatsnew.htm.
Al-Wattar A. Efficient On-line Hardware/Software Task Scheduling for Dynamic Run-time Reconfigurable
Systems / A. Al-Wattar, S. Areibi, F. Saffih // Proceeding in 26th International Parallel and Distributed Processing
Symposium Workshops & PhD Forum (IPDPSW). – IEEE, 2012. - P 401 – 406.
Liu S. Achieving Energy Efficiency through Runtime Partial Reconfiguration on Reconfigurable Systems / S.
Liu, R.N. Pittman, A. Forin, J.-L. Gaudiot // Transactions on Embedded Computing Systems (TECS). – USA,
NY, New York, ACM, 2013. – Volume 12, Issue 3, Article № 72. – 21 p.
Pellizzoni R. Adaptive allocation of software and hardware real-time tasks for FPGA-based embedded systems
/ R. Pellizzoni, M. Caccamo // Proceeding of the 12th Real-Time and Embedded Technology and Applications
Symposium, 2006. – IEEE, 2006 – P. 208 – 220.
Extending Embedded Computing Scheduling Algorithms for Reconfigurable Computing Systems Saha, P. ;
El-Ghazawi, T. Proceedeng in 3rd Southern Conference on Programmable Logic (SPL '07) (Mar del Plata, 28-26
Feb. 2007). – IEEE, 2007 – P. 87 – 92.
Hasan M.Z. Runtime partial reconfiguration for embedded vector processors / M.Z. Hasan, S.G. Ziavras //
Journal of Computers. – Vol. 2, №9. – Academy Publisher, 2007. – P. 60 – 66.
Jara-Berrocal A. VAPRES: A Virtual Architecture for Partially Reconfigurable Embedded Systems / A. Jara-
Berrocal, A. Gordon-Ross A.// Proceeding of Design, Automation & Test in Europe Conference & Exhibition
(DATE), (Germany, Dresden, 8-12 March 2010) – IEEE, 2010. – P. 837 – 842.
Taher M. Virtual Configuration Management: A Technique for Partial Runtime Reconfiguration / M. Taher,
T. El-Ghazawi // IEEE Transactions on Computers. – IEEE, 2009. – Vol. 58, Issue: 10. – Р. 1398 – 1410.
Buell D. High-Performance Reconfigurable Computing // D. Buell, T. El-Ghazawi, K. Gaj, V. Kindratenko //
Journal Computer. – Volume 40 Issue 3 – USA, CA, IEEE Computer Society Press Los Alamitos, 2007. – P. 23
– 27.
Koch D. Fine-Grained Partial Runtime Reconfiguration on Virtex-5 FPGAs // D. Koch, C. Beckhoff, J. Torrison
// Proceeding of 18th IEEE Annual International Symposium on Field-Programmable Custom Computing
Machines (FCCM) (NC, Charlotte, 2-4 May 2010). – IEEE, 2010, - P. 69 – 72.
Liu S. Minimizing the runtime partial reconfiguration overheads in reconfigurable systems / S. Liu, R.N.
Pittman, A. Forin, J.-L. Gaudiot // The Journal of Supercomputing, 2012. – Volume 61, Issue 3. – P. 894-911
Дунець Р. Б. Проблеми побудови частково реконфігурованих систем на ПЛІС / Р. Б. Дунець, Д. Я.
Тиханський // Радіоелектронні і комп’ютерні системи, 2010. – № 7 (48). – с. 200 - 204.
Virtex TM 2.5 V Field Programmable Gate Arrays. DS003-1 (v4.0) [Електронний ресурс]. – Xilinx, 2013.
– Режим доступу: http://www.xilinx.com/support/documentation/data_sheets/ds003.pdf.
